This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Japanese Laid-Open Patent

Laid-open No.

55-050664

Laid-Open Date

April 12, 1980

Application No.

53-124022

Filing Date

October 7, 1978

Inventor

Shumpei Yamazaki

7-21-21 Kitakarasuyama, Setagaya, Tokyo

Applicant

Semiconductor Energy Laboratory Co., Ltd.

SPECIFICATION

Title of Invention

A semiconductor device and the manufacturing method thereof

What is claimed:

- 1. A semiconductor device wherein a second insulated gate type field effect transistor having non-single crystal semiconductor at least in a part of its source, drain, or channel region, is provided on an upper layer of a first insulated gate type field effect transistor.
- 2. The semiconductor device of claim 1 wherein capacitors, resistors, or diodes are provided in, or on the same substrate.
- 3. The production method of a semiconductor device wherein an inert gas such as hydrogen, helium or neon, or a halogenide such as chlorine is activated by high frequency energy or microwave energy, and added to a P or a N-type non-single crystal semiconductor having an impurity of an opposite conductivity type at a concentration of $2 \times 10^{19} \text{cm}^{-3}$ or less, during or after the formation thereof on a substrate.

Detailed Description of the Present Invention

The present invention relates to a semiconductor device having non-single crystal semiconductor at least partially, and the manufacturing method thereof.

The present in Intion relates to an insulated gate type field effect transistor (hereinafter referred to as MIS-FET) wherein a non-single crystal semiconductor, such as amorphous or polycrystal, constitutes at least a part of the channel formation region under the gate insulator, and an inert gas such as hydrogen, helium, or neon, or a halogenide such as chlorine at a concentration of 0.1 mole% or more is added. The object of the present invention is to neutralize and eliminate the recombination centers of dangling bonds reside in the non-crystal semiconductor region, by foregoing method.

It is also purposed to set the mobility of electrons and holes to the same level of, or almost the same level as that of single crystal semiconductors.

The present invention aims to be able to form the second MIS-FET on or on the upper layer of; a semiconductor substrate which has a MIS-FET, a capacitor, and a resistor or a diode formed on it, a substrate which has an insulator formed on it, or a substrate which has the first MIS-FET formed on it.

The present invention relates to a semiconductor manufacturing method wherein an inert gas such as hydrogen(including deuterium), helium, or neon, or a halogenide such as chlorine kept in the ambient air at a pressure of 10^{-2} mmHg or more, and the ambient gas thereof is activated by high-frequency or micro-wave energy to be add to a non-single crystal semiconductor device having P or N conductivity type and a impurity at a concentration of 2 x 10^{19} cm⁻³ or less, for example, 10^{14} to 10^{17} cm⁻³.

The semiconductor device manufacturing known heretofore merely composes and integrates MIS-FET or bipolar transistors, capacitors, resistors and diodes onto a single crystal semiconductor substrate.

Therefore, an active element as a MIS-FET or a transistor, is always formed on a single crystal substrate. Especially, for the channel region of a MIS-FET, and the base and the collector

of a bipolar transistor, single crystal semiconductors with sufficiently small concentration of recombination centers for carriers, electrons and holes, are used, since the lifetime of the carriers delicately affects said regions. Also, lattice defects or other lattice incommensurability and recombination centers by dangling bonds are the main factors of the soft breakdown or leak increase in reverse breakdown voltage at a PN junction.

The semiconductor device of the present invention was realized by enabling a reduction of the concentration of the recombination centers not in a single crystal semiconductor, but in a non-single crystal semiconductor(polycrystal or amorphous) to a small enough level.

In general, to form a semiconductor device, various ranges of temperatures are required. For example, in manufacturing a silicon semiconductor, impurity diffusion process at 900 to 1200 ${\mathbb C}$, aluminum contact alloy process at 400 to 550 ${\mathbb C}$, and thin film formation process by gas phase method (low-pressure CVD) The present invention is characterized as a are required. method adopting a process wherein an inert gas such as hydrogen, helium or neon, or a halogenide such as chlorine, in a chemically activated state, or an atomic state, is applied to a finished or partially finished substrate which has gone through all, or a part of the foregoing processes. In the present invention, such doping process is also called in a generic term, "induction curing". The advantage of the present invention resides in the fact that it electrically neutralizes a semiconductor, especially a non-single crystal semiconductor by the processes; applying high-frequency energy or micro-wave energy to inductively excite hydrogen elements (including deuterium) to make them chemically active, and leaving a semiconductor for 5 minutes to 2 hours in that atmosphere at a pressure of 10^{-2} mmHg or more, so that the hydrogen elements are linked with the dangling bonds in the semiconductor, and also assist in making covalent bonds.

The following is the explanation of the present invention in accordance with its embodiment.

Fig. 1 is a cross-section of a MIS type field effect semiconductor.

The present invention was realized by the processes; forming a thin film of silicon oxide or silicon nitride in a thickness of $200\,\mathrm{\AA}$ to $200\,\mu$, and implanting oxygen or nitrogen ions to the silicon substrate (1) surface by ion implantation at 150 to 300KeV. Said substrate is annealed for 10 to 30 minutes at 900 to 1100 ${\mathbb C}$ under a low-pressure or hydrogen atmosphere. Over this substrate, a silicon film is formed through low-pressure gas phase method in which silane(SiH_4), dichlorosilane(SiH_2Cl_2), and other silicide are made into a reaction gas at a pressure of 0.1 to 10TORR(mmHg) and at a temperature of 500 to 900 $^{\circ}$ C. heating source, RF induction of 1 to 10MHz is used, however, it can be substituted by resistance heating. This semiconductor film formation by low-pressure gas phase method was performed in accordance with Japanese patent pub. No. 51-1389. Of course it can be substituted by glow discharge method at a temperature of room to 500 $^{\circ}$, or sputtering method.

By aforementioned processes, a silicon semiconductor film is formed in a thickness of 0.1 to 2μ . This film surface is a polycrystal when the insulating layer (2) is pure SiO_2 or SiN_4 , though it has an epitaxial structure partially containing nonsingle crystal when the volume of oxygen or nitrogen contained in the insulating layer is at 10^{18} to $10^{21}\mathrm{cm}^{-3}$. However, the semiconductor film formed in this embodiment indicated a substantial epitaxial structure. It is very important to try reducing recombination centers to make the semiconductor as close to a complete crystal as possible.

The object of the present invention is to eliminate the recombination centers from a semiconductor film which holds a large concentration of recombination centers by inductive electric energy.

A field insulator (3) is formed in a thickness of 1 to $2\,\mu$ in accordance with Japanese patents (pub. No.52-20312 and No.50-37500) invented by the present inventor. After this process, a 100 to 1000A thick gate insulating film (12), and if necessary, a contact (7) of the silicon semiconductor, then a gate electrode (11) by self-align method and a semiconductor film by low-pressure CVD method are formed respectively.

In addition. an overcoat (10) of SiO₂ film in a thickness of To make the surface of this film flat, 0.5 to 2μ is formed. PIQ etc. can be also used instead of SiO₂ film. A hole (8) for aluminum electrode is made, and an aluminum electrode and a lead (8) are formed. When the channel formation region (4) is a Ptype, phosphorus and arsenic impurities are used in formation of a source (5) and a drain (6) to make them N^+ -type of 10^{18} to 10^{21}cm^{-3} . For the gate electrode material, a metal such as molybdate or tungsten can be also used. Also, phosphorus impurity at a concentration of $10^{19} \mathrm{cm}^{-3}$ or more cab be added to make it a low-resistance semiconductor lead. When this impurity concentration was at $10^{19} \mathrm{cm}^{-3}$ or more, especially at $10^{21} \mathrm{cm}^{-3}$, the neutralization effect by the electric energy was not observed. On the other hand, the concentration of impurity in the channel formation region was as low as 10^{14} to 10^{17} cm⁻³, and was very sensitive.

It was widely known that carriers, electrons and holes, in an single crystal usually have structure-sensitivity. However, the present invention discovered that the structure-sensitivity is resulted by not the crystal structure, but the reaction of the r combination centers reside in it. The present invention aimed to neutralize and eliminate these recombination c nters which

gives this sensitivity to carriers. To realize that, the present invention adopted a process adding 0.1 mole%, typically 5 to 20 mole%, of hydrogen or helium. When hydrogen was added to the completed fig.1 (A) device, the lifetime of the carriers increased by 103 to 105 times. A C-V diode indicated the order of $Q_{\rm ss}$ \sim $10^{10} {
m cm}^{-2}$ which is almost the same C-V characteristic as the theory. The following is the method used for chemical excitation of an inert gas such as hydrogen or helium, or a halogenide such as chlorine. The apparatus is arranged in the way as such; a lateral type quartz tube having diameter of 5 to 20cm, typically 15 cm and length of 2m surrounded by RF induction furnaces, and a copper pipe coiled over them for water cooling purpose. The frequency used was 1 to 20MHz. An resistance heating furnace was placed the outside, and a heating element was arranged as to face vertically to the electromagnetic wave from the induction furnaces. The RF furnaces of 30 to 100KW were 5 to 55 pieces of the fig.1 (A) substrates, for example, silicon substrates(diameter of 10cm) standing on a port were loaded into the reaction tube. The ambient pressure was reduced down to 10^{-3} mmHg. Hydrogen was applied into the tube, then the pressure was brought back up to the normal level. The tube was vacuumed once again to 10^{-2} to 10^{-3} mmHg, then set at 10^{-1} to 10mmHg. While a reaction element, hydrogen or helium was being applied continuously from one end, the tube was being vacuumed continuously from the other end by a rotary pump etc.

After heating the substrates to 300 to 500°C by the resistance heating furnace, voltage excitation was applied to the induction furnaces to perform doping. When current excitation was performed, it was found to be unfavorable by an observation that it heated only the metal walls or metallic parts of the substrates. Therefore, voltage excitation was adopted for activating the reaction gas. Moreover, when the temperature is 300°C or more, hydrogen atoms or helium atoms can move freely in a solid body

as they are intentitial atoms. Therefore, we atoms could be doped to the concentration of a sufficiently equilibrium state.

After the doping, the ambient temperature was reduced down to the room temperature. In the mean time, the excitation of the reaction gas was continuously being performed. More precisely, heating + excitation were performed for 5 to 60 minutes, typically for 30 minutes, then excitation at the room temperature was performed for 5 to 60 minutes, typically for 15 minutes. When materials that are easy to melt or easy to be alloyed at a relatively low temperature such as aluminum, are used, the maximum heating temperature is set at $500\,\mathrm{C}$. A higher heating temperature (600 to 1000 $^\circ$) may be used when such materials are not used. However it is important to acknowledge that hydrogen and helium atoms etc. are easy to be desorbed from the atoms in a semiconductor, and freed as H_2 or H_3 in a temperature from 300 to $500\,\mathrm{C}$. Therefore, in conducting induction curing at high temperature, it is necessary to continue applying electric energy even after the temperature is reduced to the room temper-Moreover, the pressure inside the reaction tube is preferred to be as high as glow discharge, RF induction excitation, and induction curing processes allows.

Therefore, the present invention adopted the pressure at 0.01mmHg or more, typically 0.1 to 100mmHg for doping more than 0.1 mole%, even though the effectiveness of the present invention has been observed in an experiment under a pressure of 10% to 10-5mmHg. Of course RF induction can be done in a room temperature. At 0.001mmHg or less, it indicated an effectiveness in neutralizing the recombination centers of a low concentration in a single crystal. However, it experimentally required more than one hour of curing.

The frequency shall be microwaves. Especially a frequency between 50 to 1000MHz was found to be greatly effective and favorable even under an atmospheric pressure. In this case, use

of a waveguide as a reaction tube is preferal. Since the size of the waveguide is determined when TEM mode is made, it is better to perform the process by radiating microwaves into the curing oven like it is done in a microwave oven. The pressure in the reaction tube can be increased or decreased during induction curing. At a high temperature, a large amount of additives can be doped into a semiconductor because the equilibrium state between the gas and solid of the semiconductor is large. Therefore, an rapid cool-down while performing induction curing was more effective compare to a gradual cooling. For example, rapid cooling of 900°C substrates down to a room temperature allows the concentration of dopants to be 3 to 10 times of the concentration obtained by a gradual cooling. The reaction gas can be hydrogen only, or helium only. However, it is more preferable to perform an excitation initially by helium and later by hydro-Because hydrogen has a characteristic to be tied with dangling bonds, on the other hand, helium has a characteristic to promote unstable dangling bonds to connect each other. in an excited state had a semi-stability 10 to 104 times of that of helium, and enabled to obtain a large curing effect. precisely, curing with helium was performed for 5 to 15 minutes at 0.1 to 100mmHg, typically at 10mmHg, then curing with hydrogen was performed for 5 to 15 minutes at 0.01 to 10mmHg, typically at 0.1mmHg. Practically, 100% hydrogen or hydrogen mixed with 5 to 30% of helium or neon was used as the excitation gas.

The embodiment of the present invention was applied to devices such as fig.1 semiconductor device. The volume of said excitation gas was determined by Auger spectroscopy or gas chromatography wherein the excitation gas is doped to a semiconductor, the semiconductor is heated under vacuum to let it release the gas, and the volume of the gas is measured. It was found that the excitation gas was applied 0.1 mole%, typically 1 to 20 mole%. Of course it is more favorable to add 20 mole% or more,

30 to 200 mole* more, and 30 to 200 mole. However, a tendency of saturation was observed in general.

Needless to say that the present invention method can be applied not only to non-single crystal semiconductors, but also to single crystal semiconductors. However, the effectiveness of the method was more obvious in non-single crystal semiconductors. In the following embodiment of the present invention, the same induction curing method was used.

Fig.1 (B) is an embodiment of SOS(Silicon-On-Sapphire). The figure shows a 0.02 to $2\,\mu$ thick semiconductor formed by epitaxial growth on an alumina, sapphire or spinel substrate, a field insulator (3) where a source (5) and a drain (6) are buried, a semiconductor direct contact (7), a self-align gate electrode (12), and a CVD SiO_2 film (10). In this case, the alumina component of the substrate and semiconductor (9) are connected, and the region indicates non-single crystal state. Due to this, the formations of the source and the drain were abnormally diffused. Therefore, even if the semiconductor film of 0.01 to 0.3 μ could be obtained, the device was not practically usable. However, if the excitation process is performed on a finished or an almost finished semiconductor device, recombination centers of the incomplete layer (9) is reduced down to 1/100 to 1/10000 of the concentration before the process, and the device can be handled as a single crystal.

This excitation process is greatly effective in neutralizing the interface state between a semiconductor substrate and a gate insulating film, or dangling bonds in a gate insulator, therefore, is very preferable method to improve MIS-FET manufacturing.

Fig. 2 is an embodiment of the present invention.

The method of Fig.2 attempts to manufacture a highly concentrated integrated circuit (LSI, VLSI) having a concentration of 2 to 4 times of that of conventional devices by providing the

second MIS-FET of or on an upper layer of, to first MIS-FET.

The following is the explanation in accordance with the figure.

In fig.2 (A), the insulating film (2) such as silicon oxide in a thickness of 0.1 to $2\,\mu$ is formed on the semiconductor substrate (1).

In this case, the substrate does not necessarily be a semiconductor. If it satisfies the conditions on the thermal conductivity and processing etc. in a practical thermal processes, it can be an insulator. In this experiment, polycrystal silicon is used. The insulating film (7) is formed by oxidation of the substrate (1).

Over said surface, a semiconductor silicon film is formed in a thickness of 0.1 to 2μ by low-pressure CVD method. The field insulator (3) is formed in this P-type semiconductor layer which has an impurity concentration of 10^{18} to $10^{16} {\rm cm}^{-3}$, by selective oxidation using double masks of silicon nitride and silicon oxide. Etching of said field insulator to approximately the same level as the semiconductor layer surface, and removing of a part of the semiconductor layer before silicidation, are also acceptable.

The gate insulating film (12) is formed in a thickness of 100 to 1000A on the surface. This gate insulating film can be a thermally oxidized film formed by oxidation of the semiconductor layer, a film having double layered structure with oxide, phosphine glass, alumina and silicon nitride, or a non-volatile memory forming clusters or films by semiconductors or metals. After this, the second semiconductor layer in a thickness of 0.1 to 2μ is formed on the surface, and removed selectively. In this figure, a part of said layer is forming the gate electrode (11), and the other part is forming the source (25), the drain (24) and the channel region of the second MIS-FET. The source (5) and the drain (6) of the first MIS-FET are formed by ion

implantation ut willing the gate electrode () as a mask. Of course thermal diffusion can be used instead. As the figure indicates, the gate electrode (11) is connected to the source (15) of the second MIS-FET via field insulator (3) which is not indicated in the figure.

After forming the third semiconductor layer (21), the source and the drain of the second MIS-FET are formed by ion implantation or thermal diffusion utilizing the gate electrode (21) and the gate insulator (22). The figure indicates the second MIS-FET provided in the diagonally upper position from where the first MIS-FET is provided. However, the arrangement, the sizes, and the wiring of MIS-FET can be determined by the designer's own preference. As the figure (B) indicates, a resistor and a capacitor can be formed at the same time, on the same substrate, and also a diode such as a protection diode can be formed.

The fig.2 (B) shows a P-channel or a 4-channel MIS-FET comprising; the field insulator (3) in a thickness of 0.5 to $2\,\mu$ formed by selective oxidation on the single crystal semiconductor substrate (1), the gate electrodes (11) (11'), the source (4), the drain (31), and the drain (5) doped with phosphorus or boron at a concentration of 10^{19} to 10^{21} cm⁻³. It is an example of an inverter wherein the impurity region (31) is utilized as the drain of one MIS-FET, and also as the source of another MIS-FET. The insulating film (10) for overcoating purpose is formed at a thickness of 0.5 to $2\,\mu$. When this surface is flat, precision processing can be applied to the third MIS-FET which is to be formed on this surface. Over said surface, a non-single crystal semiconductor layer is formed in a thickness of 0.2 to $2\,\mu$. impurity concentration of this layer shall be at 10^{14} to $10^{16} \mathrm{cm}^{-3}$ to make it a P-type, and the channel region (29) is required to work sufficiently as a channel during operation. The non-single crystal resistor (37) is connected to the source of the third MIS-FET and to the lead (38) by photo masking. The drain (27)

is connected to the electrode (34) under the capacitor. The gate insulating film on this surface is an insulator to the capacitor, and at the same time, a gate insulator of the third MIS-FET. On this film, the gate electrode (21) and the upper electrode (36) of the capacitor are formed. In this experiment, aluminum is used as the material for this formation.

The substrate electrode of the third MIS-FET is connected to the gate electrode of the first MIS-FET so that substrate bias is applied, and the gate electrode (11) is substantially able to control the channel states of the both MIS-FET. If a gate insulator is formed between the channel region (29) and the gate electrode (11), of course the third MIS-FET has to have a double gate structure having gate electrodes at the above and the Of course, the upper gate electrode can be removed. That is, a distinctive characteristic of the present invention is to control two MIS-FET by a single gate electrode, and one MIS-FET by two gate electrodes. Moreover, not only a lead, but an active element like MIS-FET, or a resistor, a capacitor and a diode can be provided on a single substrate. In addition, if these elements are integrated, the density of the elements can achieve 2 to 10 times of the elements formation of the device indicated in fig.1. The present invention method would not be possible without the "induction curing" which is, not only able to eliminate recombination centers in a single crystal semiconductor, but also able to offset or neutralize the interface state resides in a polycrystal or amorphous semiconductor, an insulator, or an interface between a semiconductor and an insulator by an inert gas or hydrogen as explained by fig.1 (A) and (B).

As in aforementioned explanation, forming silicon nitride overcoating films on the semiconductor devices of fig.1 and fig.2 by plasma method after the curing process is preferred. It is because the silicon nitrid overcoating film confines the

hydrogen or hele atoms doped into the seconductor device, and prevents them from getting out by its masking effect against those atoms: Therefore, along with sodium contamination prevention effect, it is greatly effective in improving the reliability.

In the embodiments of the present invention mentioned here, silicon semiconductors are mainly referred to. However, the same result can be obtained in germanium semiconductors and also compound semiconductors as GaP, GaAs, GaAlAs, SiC and BP.

In addition, the present invention is effective, not only in MIS-FET, but also in all semiconductor devices such as bipolar transistors or its integrated devices such IIL, SIT and LSI ICs.

Brief Description of Figures

- Fig.1 shows cross-sections of an embodiment of the present invention.
- Fig.2 shows cross-sections of an embodiment of the present invention.

(B) 日本国特許庁 (JP)

即特許出願公開

@公開特許公報(A)

H 01 L 29/78 29/04

元代并在发展数分配等点文

❸公開 昭和55年(1980)4月12日

(全 7 頁)

砂半導体装置およびその作製方法

頭 昭53-124022

顧 昭53(1978)10月7日

仍発 明 者 山崎舜平。。。

· 表面如医疗主体等性的 29/06 4 电压力

番21号 の出 - 願 人 山崎舜平

1~ 2 東京都世田谷区北烏山7丁目21

- 東京都世田谷区北烏山7丁目21

血配したガスを添加させることを特徴とした

5 発明の許額な説明

本発明は、非単数基半導体を半導体最重の少くとも一部に有する半導体最重かよびその作製方法に関する。

本発明は、絶縁ゲイト型電界効果トランジス タ(以下、MIS-PETという)のゲイト絶縁物 下のチャネル鉄製の少くとも一部が、アモルフ アスまたは多結晶のいわゆる非単鉛品単端体よ

「全)り成り、かつとの半導体中には水果、ヘリップ のような不信性気体を充に塩果のようなハッグ と化物を 6.1 モルバーセント以上成入せしめる ことに関する。そしてこの非単語品領域で不対 総合手等による為融合中心を中和かつ情報せし … めることを目的としている。

> その結果、包子されはホールの移動度をこれ さで知られている単語品の場合に等しくされば 数略等しくさせることを目的としている。

> 本発明はかかるMIS-PET、さらにキアスショ、症状またはダイオードが半導体基板上、上向が絶滅物より成る基板上、さらにまたはあ

(3)

1 のMIS - FETが基本に設けられたその上方 または上方面にあるのMIS - FETとして設け られることを目的としている。

本発明は、PまたはN型の運電型を有し、かつその不開始負皮が2×10mm 以下、条に例が配えば10mm 以下、条に例が配えば10mm にかける非単結品半導体に対し、その半導体の形成と同時または形成後、条に半導体接触を完成してしまった後、水本(煮水果を含む)、ヘリクムのような不活性ガナルにスまたは塩素のようなへのゲン化物を10mm Hg 以上の圧力にしたお出気中に保存し、かかるる出気ガスを高調放エネルギまたはマイクの放エネルギにより活性化させて半導体失敗中に応加させる半導体接触作数方法に関する。

在来半導体装置は単語品の半導体基本に対し MIS-PETまたはパイポーク型のトランジス ま、さらにまたはそれらをキャパショ、並抗、 ダイオード等を同一基項に複合化して実現化し た袋羹を製造するにとどまつていた。

とのため、アクテイプエレメントであるMIS

14

FETまたはトランジスタは必ず早遊品品をに 取けられていた。特にMIS - PETにおいては グイト以下のナヤネル領域、またパイポーラ、 トランジスタにおいてはペース、コレクタはキャリアのライフタイムが改かに影響を与えなた や、その領域はキャリアである電子またはホールに対する再報合中心が十分小さらにPN要合に 基準単体が用いられていた。さらにPN要合に おいても走方向針比においてフト・プレイタ タクンまたはリータ度大は格子欠陥その名。 デ不豊、不対話合手による舟部合中心がそれら の急化の主因であつた。

本発明はとれらの表本展出である内部合中心 の世界を平路品でをい非単級品(多部品を元は アモルファス)にかいても十分小さくすること を可能とし、その経典初めて完成したものであ

一般に中央体質量を形成するに、大つては、 依々の無度にかける単処理を必要とす。。 例え はシリコン半導体にかいては900~1200でで

の不純物の私払款、400~550でにかけるアル ₹==-L0=>\$1+0T=1,550~100 でにかける女化選系、気化差景、シリコンの気 祖岳(献圧CVD)による。崔集作祭である。 本 発明はこれらのすべてせたは大部分の形形葉工 種を紙た模式として光度された大部分が光成し た単導体優貴に対し、水果、ヘリクムのようを 1921、 不合性気体。追求のようなハッグン化物を化学 的に信任さたは菓子状態でお加することを告点 とする。本発明ではかかるお四作用を称称して 最近キュリング (induction curing) ともいう。 外に水水(宝水木も含む)と高端はエネルギス たはマイクロ袋ニキルザドより再再的なし化学 的危性状態にし、その事態気外に 1 0-2 mHg ル 化非平衡品中海从中の不列曲会手と前 し。すらにてたは不対処合手門及を且いに共有 組合せんので気的に中間することを外回として

15

ы

特別部55-50664 (3)

ج د ره

以下にその実施例に従って本発明を説明する。 あ1回はMIS競電作効果半導体の緩動中的 である。

この発明は、ジリコンド等体帯を(1)上に200 A~2 mの単さの酸化粧素をたは低化珠素の形態を形成して、これに半導体帯を表面より150~500 KeVのイエン住人法により酸素をたは低ませたは最大を打ち込むことにより取した。これを再型状態をたけなまる場所により返した。さらにその上面に減圧気相伝によりシリコン裏を形成した。これはシラン(SiRa) ジタョールシラン

31~10TURR(=Hg)の圧力状態にした上、500~900での温度で行をういわゆる試圧気相 伝化よつた。発熱は1~10MHzの高端皮膚等を 用いた。しかし最初加熱でもよい。との気圧気相 伝化よる半導体膜の形成は特全的 51-1589 化基づいた。もちろん重温~500℃の温度でクロー放電圧さたはスペッチ圧を利用してもよい

・(SiHsCLs)その他の遊化物を反応性気体として

(7)

こうしてこの上面に Q 1~2 m の厚さのシリコン半導体 異を形成した。この質面は 絶滅 M (2) が 純粋の SiOz t たは SizNa にあつては多結品であったが。 この使業 t たは 気果の 食が 1 0 m ~ 1 0 m で 3 で るる場合には 非単結品を一部に合む エピッチャン アル 構造 で るつた。 しかし 不実 推 例に かいた。 しかし 再 結合中 心より 少しく しょり 完全 結晶 と 同等の 半導体 と することは を わめて 重 表 アカス

本発明はかかる再語合中心の哲蔵の多い半時体験の再語合中心を誘導電気エネルギにより除 去することを目的としている。

フィールド色融物(5) を 1 ~ 2 m の耳され、 本 発明人の発明による特許 (特公昭 5 2 - 2 0 5 1 2 、 特公昭 5 0 - 5 7 5 0 0) に基づき実施した。 この 仮、 ゲイト色融製 (12) を 1 0 0~1 0 0 0 A の 単さに作 り、また必要に応じてシリコン半導体のコンタ タト(7) を形成し、 その上にセルファライン 方式 によりゲイト電極 (11) を、 成任 C V D 佐により

(8)

半導体膜を作つた。

加えて SiOz異のオーパーコート (10) を Q 5 ~ 2 4 0 単さに形成した。この時との上面を平担 出とするため SIOs裏のかわりにPIQ等を用い てもよい。アルミニュー人の生物の大るけ印。 さらにアルミニュームの電車。リード向を形成 した。ソース(5)。ドレイン(6)はテヤネル形成像 ★(4) が P 型でもつては 1 0 m~1 0 m c *** の N ** 型の 不視物例えばリン。ヒポにより触収した。グイ ト電磁をモリプデン、メンタステン等の会員で^{デー} 行をつてもよい。また10¹⁰m⁻³ 以上の長度だり ン界を従入して、低級抗の半導体リードとして もよい。この不規能が18^{30g-3} 以上、祭代10²² ca-8 と多葉に進入している場合は、不見別の覚 気エネルギによる甲和の効果はみられをかつた。 「傷力ティネル製象以不興物機度が10M~10Tan* の世界女 り、私めて歌奉で る。

電子を大はホールのキャリアは早日あでは一 個に現金は単位をもつことが知られていた。し 少し本発明にかか、銀金数単位が形品を進作用

出するのではなく、その平K存在する希腊合中 心の反応に希因するものであることを発見した 本発明はその結果との蚊感性を与える将語合中 心を中知供説させようとしたものである。CO 、ため、本発明化シいでは、とこ化水果せたはへ リウムを11モルパーセント特に5~20モル スーセント救加した。その引来、第1回Wの根 金が出来上つた仏、水まのぬかによりキャリア のライフォイムが 103~ 105 倍化をつた。じ‐ Vダイオードによつても Q₁₈=10^Hm⁻¹のオーダ のはは単輪はりのC-V特性を示していた。ホ ま、ヘリウムのような不合性ガス、な本のよう 在ハッグン化物の化学的数据は以下の方法に発 つた。 ナセロち狭辺の単性 5 ~ 2 8 四件代 1 5 四(犬ささゅ)の石英書だ対しその外角に高角 かをリング状化水片を可せにした興奮を スパイラル状だをくととだより実ねした。 導泉 数は1~20Mis とした。さらだこの外質に乗 抗血物学をこの病場学の覚慮症に対し血力ださ るように発色体を配象して行なつた。再考点ア

特別昭55-53664(4)

は30~100KWのものを用いた。との反応費の 中にあり間辺の半導体装置を形成した基を例え はシリコン基数(直径10m)を5~50枚ポ - トに林立させる別てそうてんした。さらにと れた10-8mHgの圧力にまで減圧した。その長水気 を非文し、常圧付近にまてもどした。さらに今 一度 10⁻¹~ 10⁻¹ mHg にまて其空にし、その姿 ミニショニ 10-5~10mHgとした。反応とはたえずー方よ a まで もじうじゅ水魚がベリガズを導入し位方よりローメリー よう 0元5 5 21 ネンプ等化より異型引きを連続的に行なつた。 お加は世代加熱炉により差板を300~500で こった四略し、その後の具体がを電圧的起させた。 電視励起をさせる場合は、基製での会員要さた は会員質の部分のみが局部的に印起されてしま こうぞのより、好ましくなかつた。とのため、反応俨然体 こ1:05-12 後の信任化は電圧取場とした。さらに重度が500 スロコッチッカ 写型上であると水井原子。ヘリクム原子は自由 ○ 5: 3 ○ 60 化との関係中に使入量菓子(インメースライション 。このため十分な平角状態の表質にすてこれらの

この後との基度を記載だるで下げた。この間 6.女心尹気体の助起を伏けていた。 即ち、 加斯 十助起を5~40分析に50分枝け、七の茯宜 出ての印起を5~40分件に15分行なつた。 加熱量度はアルミニューム等の比較的強い基金 て合金化で元は富田する利料がある場合は、 5 0 0 ℃が上級であつたがそれ以外の場合はそ 九以上の選集(400~1000で)であつてもよ い。しかしひとつの大切なことは水果、ヘリク ム等は300~500Cの単度で半導体中の原子と の新合をはずれ Ha t たはHeとして外に遊布され ヤナい。とのため、高年化シける身界キューリ ングを行せり場合の重点を単端にまで下げても おみキューリングのための重気エネルギを加え クロー放電子の他の高端反射導動起せた江田場 ユーリングが可能な単国で高い方がみましい。

Off 効果が概算されたが、心力をもらしそん

原子を半導体中にお加てきた。

パーセントをたはそれ以上とするためQ01mHg 以上外にQ1~100mHg とした。もちろん富までの鳥間皮膚はを行なつてもよい。Q001mHg以ニー・ドにかいては早新品中に存在する低い密度の方にでは中心を中心で中がする効果があつた。しかしそのミエスン場合複数的には約1時間以上のキューリングを

に過載数が50~1000MBsであつてもよい。外 に過数数が50~1000MBsであつた場合は反応 資内の圧力が常止であつてもその効果は各しく あり、好ましかつた。その場合、反応者は再収 官とすると好ましい。TBMセードを作る時、は 乗者の大きさは必然的に決められてしまうため、 電子レングのようにマイタを乗をキューリング 南オーデン内に傾射して実現すると対ましい。 連典キューリングを行なつている限反応者の圧 力を 圧または降圧してもよい。再載ではお気 と呼ば年の気機・固有での平衡状態が大きく、 中様年で多数に取りまする。このた の場面にした状態で異様キューリングをしつつ

本項明方底をあり回りような平均な状態で決 かしたが、かかる状態カスの部別はのれをは中 時体にかかる気体を成人しその場合をお至中で 別形し、かかる気体を放出させてその含を収象 化するいわゆるカスクリマトクでたはオーシェ の分式板により変量化した。その場合あせカス

特別郊55-50664 (5)

は41 モルパーセント 特化 1~20モルパーセント 数加されている こと 初明した。 もちろん 20 モルパーセント以上 50~200モルパーセントを加えることはさらに好さしい。しかし一般には思知は向がふられた。

本発明方法は非単新品のみではなく、早却品の半導体に対しても同様に適用できることはいうまでもない。しかし特に非単語品半導体の方がその効果は顕著であつた。以下の本発明の表記例にかいてもこれまで記載したと同様の方法によつて酵場やユーリングを行なつた。

第 1 図(B)は S O S (シリコン・オン・ヤファイア、イア)の実施例である。アルミナ、ヤファイア、スピネル等の再製(1)上の生活体を B O 2~2 m の 一 3 P さ 化エピチャンアル 成長 せ し め、 さ ら K ソープ 5 3 ~ 3 x (5)、 ドレイン(4)、 変徴したフィールド 熱致物 ファイングイングイト 電 佐 (31) ゲイト 悪 数 要 (12)、 C V D S I O s 段 (10) の 実 作 例 で あ る。 C の 場 合、 系 を の アルミナ 瓜 分 と 半 導 体 と が (9) の 部 分 で 乗 合 し、 非 単 結 丛 数 を 呈 し て し ま う。 C の た め、

8

🚉 🖯 稿 2 超は塩の平発男の実施例である。

この書 2 回は、ひとつのMIS - FETの上側 または上方面に対して第 2 のMIS - FETを必 け、これまでより 2 ~ 4 倍の高密度の映像回路 (LSI、VLSI) を製造しようとしたものであ

G.

٥.

^ こ 以下に図面に従つて説明する。

第2 図図は学導体子表(I)上に低化理系のよう
な連続展(2)を 0.1~2 m の単さで形成した。 C の
では、3 本のは、場合子板は学事体である必要は必ずしもない。
または、5 本の板の無処理実用上の無伝導、加工等の条件
なった。 を耐たせは絶縁物であつてもよい。 C C では多 組織シリコンを用いた。 連続展(7)は基本(I)を使 化して無成した。

さらにこの上面に減圧でVD佐を用いて多様とはは はシリコン族を 0.1~2 m の単さで形成した。 P 並でその不見物療表は 10m~ 10m~ であつて、 で この中毒体験を望化量素、放化量素の二素膜を マスタとした表別使化症によりフィールド色酸で 物(3)を中毒体層に複数して無減した。この節と のフィールド色皮質(3)と中毒体層とは故障何一 平面になるようにフィールド色皮質をエフテし てもよく、また強化類に中毒体層の一個を放去 してかいてもよい。

きちパゲイト地位数 (12) 七100-1800人の

厚さに形成した。このゲイト絶縁質は半導体性 の数化による単数化鉄であつても、また以化物 とリンガラス、アルミナ、盆化造まとの二宝株 金であつても、またこのゲイト発展毎年にメラ 又卢克九位藏を半峰体之九位台城で形成する小 弾発性メモリとしてもよい。 とのせとの上申K 第2の牛将体をを81~2×0年されが成し場が 的に無去した。この四郎ではそのひとつはケイ ト電泳 (11) 他は答えのMIS - FETのソース (25)、ドレイン (24)、ナヤネル無視 (29) とした ゲイト電告 (11) をマスクとして、ありのMIS-PET のソース(5)、ドレイン(6)をイオン任入岳ド より無威した。もちろん無名数圧を用いてもよ い。そらに回由より明らかなようにゲイト電板 (11) は留示されていをいフィールド心は智引上 七年であるのH15-FETのソース (15)だれいを

第2のMIS-PETUS5の平均保度 (21) セン 製成して会。ダイト電池 (21) とその下のグイトー 急激物 (22) とによりイエンを入去されば単点な

020

~~

特別部55-53664 向

任を利用してソース、ドレインを包取し作和した。この図由は終1のMIS - PETの斜上方に 第2のMIS - PETを設けたものである。しか しこのMIS - PETの配式、大きさかよびそれ せれの配面は設計の自由考に従つて立されるも のである。さらに図に示すように強気、キャパ シタを回聴に同一基本に作り、また保護ダイオ ード等のタイオードを作つてもよい。

第2回四は年超品干渉体基板(1)に対し追択使化によりフィールド連載物(5)を 0.5~2 m の単さに形成している。 加えて半導体等のゲイト電板では1)(11)(11)を設け、ソース(4)、ドレイン (51)、ドレイン(5)を 1 0 m ~ 1 0 m ap に ボロンまたは 4 チャネル または 4 チャネル または 4 チャネル を促入させて P チャネル または 4 チャネル M I S - F E T を形成させたものである。 不同物 数 域 (51) は一方のM I S¹- P E T の ドレイルである。 さらにこの実施例である。 さらにこの上面にオーバーコート用連続機 (10)を 0.5~2 m の 単さに形成して、この上面が平面面であると、

-

この上悔に作る第3のMIS-PETに対し飲行 加工が可能である。この後、この上由に非単級 品半導体を 0.2~2×の厚さに形成した。との不 調物機能は 10^M~10^Mcm⁻²TP 似とし、ナイネル値 域 (29) が動作 # 長 で十分ナヤネルとして 前くこと を保存とさせた。 さらにフォトマスタにより非平 結晶の低値 (57) をこの第3のMIS-FETのソー スに連結し、リード (54)につなげた。ドレイン (27) はキャパシタの下負置体 (54)に連結した。この 上面のケイト逆級 以キャパンタの保証をであ り、かつ第3のMIS-PETのケイト逆級 初であ る。この上面にゲイト電低 (21) かよびキャパン タの上間を (54)を形成した。この実施例ではこれ れりはアルミニューム会局を用いた。

据 3 のMIS - FETの基本電化は 半年パイヤスが印加されるように割 1 のMIS - FETのゲイト電板に連結されてかり、ゲイト電板 (11) は実質的にふたつのMIS - FETのテヤギル状態を制備できるようにしてわる。 6 うろんこのテヤネル検収 (29) とゲイト電極 (11) との間にゲイト連続的が形成されるならは、第 3 の MIS -

(4)

FETは下向と上側にゲイト電極を有するダブルゲイトMIS-FETとなる。もちろん上側のゲイト電極を除去してもよい。即ち、ひとつのゲイトで本たつのMIS-PETを観響したり、またふたつのゲイトでひとつのMIS-PETを 動向したりするととが本発明の特徴である。加速などで、同一番をにリードのみではなく、MIS-PETのようなアクティブエレメントまたな症状、キャパンタをらにダイオードを殴けることもできる。加えてこれら異なのエレノントを無似化するならは、減1回にボルトの形成に対し、その2~10倍の密度とすることが可能である。

は本事はCELLCOW、四にかいてすてに第二、20mm、 即の政明の観記したように「森場キュア"をこれ、 れちのデベイスを発展させたり、また以下扱分 を取させた他行なうことにより早組品平単位で の再動合中心を独立するととのみならず、多思 品また以下モルファス界性の平場体また以他世 物体さらにまた以中場体と必要物体との存むに 存在する界面単位を不信住気体でや殺 または水 気勢により中和できることにより皮めて可能と なるものである。

以上の収明化シいてとれら第1回、第2回の 半部体質質がキュアされた後輩化差まをブラズ マ佐で解唆しオーパーコードをするのが計ました。 なぜなら盆化選素は水果へりウム等の原子 に対してもマスク作用を有するため一変半導体 製堂内に歌加された水果、へりウム等を判じて 外に立ないようにする効果があるからである。 そのため外部よりのナトリウム等の丹袋的止に 加えて作りを向上の効果が楽しい。

本名明の実施会だかいては半時体可利として はシリコン単版体を中心として収明した。しか しこれはゲルマニューム等であつても関係であ り、GaP、GaAs、GaAZAs、SIC、BP等の化合物平 毎件であつても開催である。

加えて、中非体質性量にMIS-FETに限 定されることでく、パイメーク型トランジスタ またはそれらを異様化したIIL、SIT等OIC、

2

- 3V1 -


LSIであつても何様であり、すべての半導体模 世代可して有効である。

4.図面の影争な説明

35 1 図は本発明の映画例を示す統計道図である。

新2回は本発明の他の実施例を示す無断面図 である。

> 毎許出無人 山 映 寿 (会)



¥ 10

Ø

